• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露有關一種於一含有矽的基材上提供奈米結構的方法，該方法包含步驟：(a)於該基材的表面上沉積一過渡金屬層；(b)退火該過渡金屬層以形成一圖案化過渡金屬層；及(c)蝕刻該基材以在該基材表面上形成奈米結構。
    公开号:TW201301554A
    申请号:TW101118733
    申请日:2012-05-25
    公开日:2013-01-01
    发明作者:Chew Beng Soh；Wei Liu；Soo Jin Chua；Jian Wei Jayce Cheng
    申请人:Agency Science Tech & Res；
    IPC主号:Y02E10-00
    专利说明:
    於一基材上形成奈米結構的方法及其之用途 發明領域
    本發明有關一種於一含有矽的基材上形成奈米結構的方法及其之用途。 發明背景
    具有多種結構形態與晶體定向的矽(Si)廣泛用於光電元件與太陽能電池應用中。然而，平坦矽具有對強光譜相依性的天然高反射性。因此，已研究在廣光譜範圍的反射有效抑制且早先已提供多種解決方案以克服技術問題。
    在一已知的解決方案中，建議深表面結構化以嘗試減少矽基材的表面反射性。例如，一平滑矽基材表面可進行蝕刻以獲得一粗Si表面(亦即“結構化”)。此結構化可能造成粗化的Si表面以呈現降低的反射性。然而，此一“結構化”方法的限制為僅可施用具有特定型態表面定向的矽，亦即矽<100>。再者，亦已發現已進行深表面結構化的Si基材，傾向於入射光的角度呈現快速增加之反射性。
    因此，在另一已知的解決方案中，在矽基材表面上提供抗反射塗層，例如，SiOx塗層，Si3N4塗層及TiOx塗層。此一解決方案的限制在於每一型式的抗反射塗層基本上僅對在一有限光譜範圍內減低反射性及僅對入射的特定角度有用。因此，當Si基材為用於廣光譜輻射時，抗反射塗層的使用並不適用於減少反射性，例如跨越廣範圍波長的太陽能輻射。
    為了克服此一缺陷，亦建議提供二-層抗反射塗層。雖然藉由此雙-層塗層可改良在反射性的減低，此些塗層難以製造，施用成本高且已知在當用於光伏打模組缺乏效益。
    另一解決前述技術問題的方案為觸媒蝕刻。然而，此技術具有下列缺點。首先，觸媒蝕刻不並適於在矽基材上產生複雜的三維(3D)奈米結構。此外，以此技術，當結構變小至奈米-尺寸範圍時，其難以提供具有不同程度複雜性之高長寬比的結構。
    另一建議的技術涉及Si基材在鹵素氣體存在下以雷射脈衝之輻射。在此技術中，尖狀物的形成非常依雷射脈衝的特性而定。雷射脈衝必需超快且非常密集，且此輻射必需在一鹵素存在下進行，例如SF6。然而，此技術的缺失在於Si基材的蝕刻深度及蝕刻均一性的不良控制，導致一在整個Si晶圓的蝕刻深度之實質變異。
    因此，需要提供一種製造呈現降低反射性之矽基材的方法，其克服或至少改良前述技術問題。 發明概要
    在一態樣中，本發明提供一種於一含有矽的基材上提供奈米結構的方法，該方法包含步驟：(a)於該基材的表面上沉積一過渡金屬層；(b)退火該過渡金屬層以形成一圖案化過渡金屬層；及(c)蝕刻該基材以在該基材表面上形成奈米結構。
    有利地，本發明提供一簡單且有效的製造具有低反射性之矽基材的方法，其中該圖案化矽基材適於製備光伏打元件，以用於做為陽極(anode)且甚至做為一製備光電元件的開始模板。尤其，本發明方法能夠提供在整個廣輻射光譜呈現低反射性之矽基材(“黑矽”)且不需要一或一層以上之抗反射塗層的施用。
    更有利地，本發明方法可利於製備具任何表面定向之降低反射性、圖案化矽基材(例如<100>、<111>、<010>、<001>、<110>、<011>、<101>)。
    更有利地，已驚訝地發現依本發明方法製備的圖案化矽基材可用於生長具有顯著降低表面缺陷(如裂紋及蝕刻凹陷)密度之寬帶間隙半導體材料層如氮化鎵(GaN)層。有利地，此可允許藉由前述方法生產的表面-改質矽基材用於做為光電元件的開始模板。
    在另一態樣中，本發明提供以前述方法生產之一種在曝露表面含有奈米結構的圖案化矽基材。
    在另一態樣中，本發明提供將如前述定義之圖案化矽基材用於在其上沉積及生長氮化鎵(GaN)層。
    在又另一態樣中，本發明提供將如前述定義之圖案化矽基材用於製造光伏打(PV)元件。
    在仍為另一態樣中本發明提供將如前述定義之圖案化矽基材做為陽極。
    在另一態樣中，本發明提供一種在一具有圖案化表面之矽基材上沉積一氮化鋁(AlN)層的方法，該方法包含步驟：(a)提供一如前述界定的圖案化矽基材；(b)在該圖案化表面上使三甲基鋁(TMA)通過以在其上沉積Al層；(c)在該圖案化表面上在一定義的V/III比例與溫度下使TMA及氨(NH3)通過以造成在該圖案化表面上AlN的沉積；及(d)調節在步驟(c)的溫度與V/III比例以造成二維AlN的生長。
    在一實施例中，該調節步驟包含於步驟(b)期間溫度與V/III比例的最初降低。
    在另一實施例中，該調節步驟更包含於步驟(b)期間在溫度於最初降低後，上升溫度回到最初定義的溫度，同時維持V/III比例。
    在另一實施例中，此調節步驟更包含降低V/III比例達至少50%。
    在又另一實施例中，於步驟(b)期間此溫度的最初降低為減低150℃或更多。
    有利地，已發現藉由於步驟(b)期間如前述定義調節溫度及/或V/III比例，可獲得AlN緩衝層之有效的二維生長。此依本發明前述方法生長的AlN緩衝層可做為GaN層生長之的模板。有利地，已發現在前述具AlN緩衝層的圖案化矽基材之上生長的GaN層在結晶格中經歷降低的應力。此應力的降低可由在生長之GaN層的表面型態上發現較低密度之凹陷缺陷而得到證實。
    因此，在又一態樣中，本發明提供一種在一矽基材上提供一氮化鎵(InGaN)/GaN多重量子井(MQW)的方法，該方法包含步驟：(i)提供一如前述定義的圖案化矽基材；(ii)依前述方法在該圖案化矽基材上沉積一AlN層；及(iii)在其上更沉積GaN與AlN層的交替層以獲得預期的厚度。 定義
    在本文中使用之下列的字與詞具有如後文的定義：在本發明說明書中，“V/III比例”一詞應解釋為有關第V族元素(例如N)與第III族元素(例如Al、Ga等)通過晶圓表面以在其上生長微晶結構(例如AlN、GaN、AlGaN等)時的莫耳比例。V/III比例為依據在一特定溫度與壓力下的莫耳前驅物之比例。V/III比例可藉由調整通過晶圓表面以反應的莫耳前驅物(例如TMA、NH3)之流速而修飾/調整。
    在本發明說明書中使用的“奈米-尺寸結構”或“奈米結構”一詞應視為有關具有寬度及/或高度尺寸介於10nm至1,500nm間的結構。
    “實質”一詞並未排除“完全”，例如一“實質沒有”Y的組成物可為完全沒有Y。當需要時，“實質”一詞可由本發明的界定中省略。
    除非特別指明，“包含(comprising)”及“包含(comprise)”與其在文法上的變化為欲呈現“開放(open)”或“包括(inclusive)”語意，故其包括提及的元素但亦允許包括額外、未提及者。
    如本文在組成成份的濃度之說明中使用“約”一詞，基本上為指述明值的+/-5%，典型為指述明值的+/-4%，尤指述明值的+/-3%，更典型為指述明值的+/-2%，尤甚者為指述明值的+/-1%，更甚者為指述明值的+/-0.5%。
    在本發明說明中全文，特定實施例在一範疇型式中揭露。應瞭解在一範疇型式中的說明僅為便利及簡潔的說明，且不應解釋為對揭露範疇的範圍之不可改變的限制。因此，範圍的描述應視為已特定的揭露所有可能的次範圍以及在該範圍中的獨立數值。例如，如1至6的範圍描述應視為已特別揭露次範圍如1至3、1至4、1至5、2至4、2至6、3至6等以及在該範圍中的獨立數值，例如1、2、3、4、5與6。此應用至不論範圍的廣度。 較佳實施例之詳細說明
    現描述一種在包含矽的基材上提供奈米結構之方法的例示、非限制實施例。
    此基材可實質包含結晶Si。此基材可更包含一或一上的氧Si層。在一實施例中，此基材的選擇為實質純Si。此Si基材可推定為選自下列組成的組群之表面定向：<100>、<111>、<010>、<001>、<110>、<011>、<101>。在一實施例中，此Si基材具有一表面定向<111>。
    在另一實施例中，此Si基材在其表面上包含又一SiO2層以在其上接受沉積的過渡金屬層。
    本發明方法的沉積步驟(a)可包含物理氣相沉積(PVD)步驟。此PVD可選自下列組成的組群中：濺鍍沉積、氣相沉積、陰極電弧沉積、電子束(e-束)物理氣相沉積、脈波雷射沉積及其等之組合。在一實施例中，此沉積步驟(a)包含濺鍍一該過渡金屬層於基材表面的步驟。在又另一實施例中，使用e-束PVD製程以在其上沉積一過渡金屬層。
    沉積在基材上的過渡金屬可選自下列組成的組群中：Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Os、Ir、Pt及Au。在一實施例中，過渡金屬為選擇Au。
    此過渡金屬層可沉積的厚度為介於2至20nm、2至4nm、2至6nm、2至8nm、2至10nm、2至12nm、2至14nm、2至16m或2至18nm間。在特定的實施例中，此過渡金屬層沉積的厚度為約3nm、約6nm、約9nm、約12nm、約15nm及約18mm。
    此退火步驟(b)可在一低於1000℃的溫度進行。在一實施例中，退火步驟(b)在一低於800℃的溫度進行。在又另一實施例中，此退火溫度介於約400℃至約750℃間。在仍又另一實施例中，此退火溫度介於約400℃至約500℃間。此外，此退火步驟可進行10秒至120秒的工作時間。此退火的工作時間依退火步驟進行的溫度而定。在另一實施例中，此退火步驟在退火溫度自400℃至500℃時，可進行介於30至90秒間的工作時間。
    在退火步驟後，在Si基材上可形成一圖案化過渡金屬層。此圖案化過渡金屬層可包含不連續過渡金屬奈米粒子。
    在一實施例中，在退火後，圖案化過渡金屬層可推定為實質分散於基材的整個表面區域之複數個不連續似球狀的奈米粒子或奈米點之構形。此奈米點可為球形、卵形或橢圓形。
    蝕刻步驟(c)可以一含有至少一鹵素氣體及一惰性氣體的氣體蝕刻劑進行。此鹵素氣體可為一選擇用等向性蝕刻該基材層的反應性物種。此鹵素氣體可選自Cl2、Br2或F2。在一實施例中，鹵素氣體為Cl2。此惰性氣體物種可為任何合宜的非反應性物種以提供用於打斷Si-Si鍵結的物理撞擊。在一實施例中，此惰性氣體氬。在此蝕刻劑中鹵素氣體對惰性氣體的氣體流比例可選自下列組成的組群中：9：1、8：1、7：1，6：1，5：1，4：1與3：1。在一實施例中，蝕刻劑可包含一鹵素對惰性為6：1的氣體流速比例。有利地，此鹵素氣體對惰性氣體的比例可合宜的控制以影響蝕刻速率。
    在一實施例中，蝕刻步驟(c)包含感應耦合電漿(ICP)蝕刻。在另一實施例中，蝕刻步驟(c)可包含反應性-離子蝕刻(RIE)。此蝕刻步驟可進行約5秒至約60秒、約5秒至120、約5秒至約180秒、約5秒至約240秒或約5秒至約300秒。在一實施例中，蝕刻步驟可進行5秒至60秒的工作時間。
    在最初蝕刻階段期間，例如蝕刻介於10至30秒間，此蝕刻劑可異向性蝕刻該基材，亦即僅在基材上未由過渡金屬層/奈米點覆蓋之區域。在蝕刻步驟進行時，此蝕刻劑亦部份蝕刻該過渡金屬奈米點以造成奈米點大小的降低。
    在蝕刻步驟後，此基材可呈現圖案化表面。此圖案化基材層可包含不連續或互連島的奈米結構。此不連續奈米結構可包含圓柱狀結構、柱狀結構(“奈米柱”)、方錐狀結構、圓錐狀結構(“奈米圓錐”)、穹隆狀結構(“奈米穹隆”)、似針狀結構(“奈米針”)、錐形結構或其等之混合物。已發現淺溝ICP蝕刻可造成奈米柱、奈米錐、奈米穹隆、及不互連島奈米結構的形成。或者，可藉由深RIE蝕刻獲得奈米針結構。
    此奈米結構可包含一介於約55nm至約250nm間的寬度尺寸，一介於約50nm至約1200nm間的高度尺寸。所有的小間隔可將一奈米結構與相鄰的奈米結構分隔。此間隔為約25nm至約100nm。
    有利地，本發明揭露方法的靈活性在於能夠提夠奈米結構的多樣性。再者，可增加退火時間及/或升高退火溫度以造成過渡金屬層形成更小的奈米點，其能夠使較小的奈米結構形成。
    此外，已發現造成過渡金屬奈米點、方錐或圓錐形狀的奈米結構的部份蝕刻之蝕刻步驟將在圖案化基材上形成。
    在另一實施例中，此圖案化基材可包含不連續穹隆狀奈米結構。在又另一實施例中，此圖案化基材可包含與一或一以上相鄰奈米結構重疊之穹隆狀奈米結構以形成一互連島特徵之網絡。
    在本發明方法之另一實施例中，此Si基材可提供一SiO2層。此過渡金屬層可沉積在SiO2層上而不是在基材層上。可連續提供一或一以上的過渡金屬層以改良在金屬層與SiO2層間的黏著性。在一實施例中，一Cr或Ni層在Au層沉積前先沉積在SiO2層上。在一實施例中，當存在SiO2層，其可提供約10nm至約400nm厚度。
    有利地，已發現在金屬上SiO2的高選擇性可允許異方性蝕刻，其導致具有相對於錐形側壁(例如圓錐或方角錐結構)的實質垂直側壁之圖案化Si基材，在該處並未提供SiO2層。
    現描述一種在具有圖案化表面的矽基材上沉積AlN層之方法的例示、非限制實施例。
    在一實施例中，提供一種在具有圖案化表面的矽基材上沉積AlN層的方法，該方法包含步驟：(a)提供一由前述方法產生的圖案化矽基材；(b)在該圖案化表面上使三甲基鋁(TMA)通過以在其上沉積Al層；(c)在該圖案化表面上在定義的V/III比例與溫度下使TMA及氨(NH3)通過以造成在該圖案化表面上AlN的沉積；及(d)調節在步驟(c)的溫度與V/III比例以造成二維AlN的生長。
    有利地，已發現，在圖案化Si基材上先沉積一Al層可防止在AlN微晶形成的步驟(c)期間NH3與Si間不希望的反應。特別是具有一Al保護層可防止SiNx結晶形成。
    通過步驟(c)可在介於1000℃至約1100℃間的溫度進行。通過步驟(c)亦可依反應室設計決定100至1500間的V/III比例進行。V/III比例可選自下列組成的群組中：100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900、950、1000、1050、1100、1150、1200、1250、1300、1350、1400、1450及1500。在一實施例中，通過步驟(C)可在1050℃的溫度與具411的高V/III比例下進行。在此步驟中，AlN微晶可在奈米結構的谷形成。
    在調節步驟(d)中，V/III比例可減少40%、50%、60%或70%。在一實施例中，調節步驟(d)包含V/III比例減少至少50%或更多。在一實施例中，V/III比例可藉由增加TMA相對NH3的流速而減少。調節步驟(d)可進一步包含降低150°或更多的溫度。有利地，降低溫度及V/III比例引起更多Al原子的注入，且減少Al吸附原子的擴散可能性。此導致AlN微晶在奈米結構之側壁與尖部凝核及形成。
    調節步驟(d)可更包含步驟(d2)，升高溫度回至步驟(c)的溫度。在一實施例中，調節步驟(d)可包含升高溫度至1050°，同時維持V/III比例。有利地，此促進AlN微晶與高能量的Al吸附原子聚結且導致AlN層有效的2-D生長。在此些情況下於平坦化AlN層上亦可能形成孔洞，其導致平坦化、多孔的AlN形成。
    在圖案化矽基材上沉積AlN層之方法的可替代實施例中，此調節步驟可合宜的移除。在此實施例中，AlN微晶在一恒定高溫度與V/III比例生長。在如此做時，相對在降低溫度與V/III比例下生長的AlN微晶可形成較大AlN微晶及薄片。在此實施例中，AlN層經歷3-D結晶生長。在此製程中，在AlN微晶中可能形成部份空氣孔洞，其可導致回熔效應。
    前文揭露的本發明方法導致圖案化Si基材層的形成，其包含一高溫-AlN(HT-AlN)緩衝層沉積於Si基材的奈米結構上。有利地，此具有HT-AlN緩衝層的Si基材可接著用於在其上生長GaN層。
    因此，本發明的另一態樣為有關一種在一圖案化矽基材上提供一InGaN/GaN多重量子井(MQW)的方法，該方法包含步驟：(i)提供一如前述定義的圖案化矽基材；(ii)依前述方法在該圖案化矽基材上沉積一HT-AlN層；及(iii)在其述更沉積GaN與AlN層的交替層以獲得預期的厚度。
    在一實施例中，在HT-AlN緩衝層於Si基材上形成後，一AlGaN緩衝層藉由三甲基鎵(Ga(CH3)3)或“TMGa”)與TMA流過基材在HT-AlN層上生長。TMGa對TMA的流速可在約1：7、1：7.5或1：8的比例。AlGaN層可在1025℃溫度生長。AlGaN層可具有約200nm的厚度。
    在AlGaN層生長後，在相同的溫度及壓力生長一GaN層，但NH3流保持低以防止回熔。在一實施例中，TMGa的流速約15-30 sccm(每分鐘標準立方公分)。TMA流速為約80-150 sccm且NH3流速約5-20 slm(每分鐘標準公升(standard litres per minute))。生長之GaN層可具有約250nm厚度。
    然後，一AlN中間層(LT-AlN)可於約600-700℃低溫度在GaN層上生長。此LT-AlN中間層可具有2-3nm或更少的厚度。有利地，此AlN中間層做為在結晶結構中減少應力與應變且改進在Si基材上的n-GaN層。
    可在LT-AlN中間層上生長又一GaN層接著另一LT-AlN中間層與另一GaN層。可重複此製程直至獲得一預期的GaN厚度。
    在此圖案化Si基材上生長的結果GaN模板可用於InGaN/GaN多量子井與pGaN的生長以形成發光二極體。 圖式簡單說明
    附圖為說明本發明的實施例且解釋本發明實施例的技術思想。然而，應瞭解此些圖式僅為用於說明之用且非用於本發明範疇的界定。
    第1圖為顯示在含矽基材上產生奈米結構的步驟之示意圖。
    第2圖為顯示在含矽及氧化矽之基材上產生奈米結構的步驟的示意圖。
    第3a圖為顯示經由退火步驟形成的奈米點之原子力顯微鏡(AFM)影像。
    第3b圖為顯示在第3a圖中用於奈米點形成之退火的溫度曲線圖。
    第3c圖為形成之奈米點的AFM影像平面圖。
    第3d圖為在第3c圖中標示依線寬之交叉分析作圖，其顯示的尺寸分佈為約40-80nm寬及20-30nm高。
    第4a圖顯示在基材表面上於蝕刻後形成之奈米結構的掃瞄式電子影微鏡(SEM)影像，其中該過渡金屬(Au)之沉積層的厚度為3nm。
    第4b圖顯示在基材表面上於蝕刻後形成之奈米結構的SEM影像，其中該過渡金屬(Au)之沉積層的厚度為6nm。
    第4c圖顯示在基材表面上於蝕刻後形成之奈米結構的SEM影像，其中該過渡金屬(Au)之沉積層的厚度為9nm。
    第4d圖顯示在基材表面上於蝕刻後形成之奈米結構的SEM影像，其中該過渡金屬(Au)之沉積層的厚度為12nm。
    第5a圖為顯示第4a圖之基材以緩衝氧化物蝕刻(BOE)溶液清潔後的SEM影像。
    第5b圖為顯示第4b圖之基材以BOE溶液清潔後的SEM影像。
    第5c圖為顯示第4c圖之基材以BOE溶液清潔後的SEM影像。
    第5d圖為顯示第4d圖之基材以BOE溶液清潔後的SEM影像。
    第6圖顯示於第5a-5d圖之每一基材試樣之線掃瞄的三維AFM影像及輪廓圖。
    第7圖顯示在Si奈米柱(左)及傳統矽(111)晶圓(右)進行的接觸角測量。
    第8圖顯示裸矽相對於第5a-5d圖之蝕刻基材的反射作圖。
    第9a圖為矽奈米柱的橫切面SEM影像。
    第9b圖為顯示在Si奈米結構表面模板上具低溫度-氮化鋁(LT-AlN)中間層的氮化鎵(GaN)生長之橫切面SEM影像，及顯示具高溫-AlN奈米結構生長於其上的Si(111)界面之插圖。
    第10a圖為顯示在傳統Si(111)上生長之GaN所觀察到之缺陷的SEM影像。
    第10b圖顯示在Si奈米柱上於不同溫度與V/III比例生長之具多重AlN緩衝層的GaN。
    第10c圖顯示在傳統Si(111)上於不同溫度與V/III比例生長之具多AlN緩衝層的GaN。
    第11a圖為一顯示在傳統Si(111)上進行銦氮化鎵(InGaN)/GaN多量子井(MQW)之多種溫度光致發光(PL)量測的作圖。
    第11b圖為一顯示在Si奈米柱上進行銦氮化鎵(InGaN)/GaN多量子井(MQW)之多種溫度光致發光(PL)量測的作圖。
    第12圖為傳統Si(111)[左]與Si奈米柱[右]上的InGaN/GaN試樣型態之SEM影像。
    第13a圖為具有約20nm直徑與大於1μm長度之Si奈米-針的SEM影像，其適於光伏打(PV)應用的使用。
    第13b圖顯示在Si晶圓上不同區域GaN之PL圖譜。
    第14a圖為顯示傳統亮Si晶圓(右)相對具有奈米柱的黑Si晶圓(左)之比較的圖像影像。
    第14b圖為顯示在穿透差排(亮應變線)及雙堆疊之AlN緩衝層上降低的穿透式電子顯微(TEM)影像。
    第15a圖為顯示一HT-AlN緩衝層的生長之SEM影像。
    第15b圖為一顯示在Si奈米柱之雙/多AlN緩衝層(以不同的溫度與V/III比例生長)生長的SEM影像。
    第15c圖為一在第15a圖之傳統AlN層上生長之GaN層的SEM影像。
    第15d圖為一在第15b圖之傳統AlN層上生長之GaN層的SEM影像。
    第16圖為一顯示在Si奈米柱上經由溫度與V/III比例的調整以生長雙/多堆疊AlN緩衝層之步驟的示意圖。
    第17圖為一顯示在Si奈米柱上生長單一HT-AlN層之步驟的示意圖。
    第18圖為AU奈米點圖案化GaN陽極之表面型態的SEM影像。 實施例
    進一步參考特定實施例詳述本發明的非限制實施例，其不應被解釋為以任何方式限制本發明的範疇。 實施例1 圖案化Si基材的製造
    一Si(111)晶圓基材先在一Piranha溶液中清潔，其為一依4：1體積比例之硫酸H2SO4與過氧化氫(H2O2)組成的混合物。此清潔步驟的目的為除去晶圓表面上的有機污染物。
    Si基材接著在以氟化銨(NH4F)與去離子(DI)水稀釋之氫氟酸(HF)(亦已知為緩衝氧化物蝕刻，“BOE”)中清潔。此BOE均勻濕潤Si基材表面且HF成份去除任何存在基材表面上的SiO2。此時的Si表面吹乾並立刻用於下一個步驟。
    一薄金(Au)層經由濺鍍步驟沉積於Si基材層上，其使用一Au標靶源產生Au電漿。
    在Au層已濺渡至Si表面上，此Si基材於N2存在下藉由一快速熱退火系統於400至500℃進行30秒至90秒以退火。
    在N2存在下，Au粒子聚集以形成一似球狀結構或奈米點結構，此係歸因於表面張力效應。部份Au粒子在退火製程時亦擴散入Si基材。此部份擴散作用確保自組形成之Au奈米點(其在稍後作用如一蝕刻罩)在蝕刻步驟中不易去除，特別是若以硝酸銀(AgNO3)/HF或HF/硝酸(HNO3)/乙醯酸(H-Ac)蝕刻劑進行化學蝕刻。在某些例子中，在金屬奈米點沉積前，使用SiO2為一犧牲層以改良金屬奈米點與氧化層間的黏著性。
    接續蝕刻在氯(Cl2)氣體及氬(Ar)氛圍下以6：1的流速比例使用感應耦合電漿蝕刻(ICP)進行。典型的Cl2氣體流速可由約18至50sccm。Cl2氣體可啟動同向性蝕刻，而一中性氣體Ar提供物理撞擊以打斷在Si原子間的鍵。
    參考第1圖，該概要圖描述本發明揭露之提供圖案化基材方法的一實施例。藉由以BOE清潔以除去殘餘的表面氧化物提供一原始的Si基材2。接著，一Au層4經由一濺鍍程序沉積在Si基材2上。接著進行Au層4的快速熱退火，其導致分散在Si基材2表面上的Au奈米點6之形成。然後，進行ICP或RIE蝕刻。
    在介於10s至30s間的最初蝕刻相期間，在Si基材無Au奈米點做為遮罩的區域進行異向性蝕刻，此導致凹溝8的形成。此時，遮罩的基材區域10沒有被蝕刻。
    然而，當蝕刻進行時，Ar氣體蝕刻劑亦緩慢蝕刻Au原子，隨時間降低Au奈米點的大小。此部份蝕刻的奈米點14造成較不有效的遮罩，引起蝕刻的Si表面呈現奈米-角錐或奈米-圓錐結構12。
    在某些實施例，在過渡金屬沉積前提供一SiO2層(10-400nm厚)。參考第2圖，其提供本發明提供圖案化Si基材之一範例方法的示意圖，其中奈米結構具有實質垂直側壁(“奈米-柱”)。
    在第2圖中，相似的標號表示如第1圖之相似特徵。一初始Si基材2’以一H2SO4/H2O2溶液清潔提供。接著在Si基材2’上沉積SiO2層16。接著，一或一以上金屬(Cr、Ni、Au)可濺渡在SiO2層16上以形成金屬層4’。然後進行快速熱退火以形成複數個分散於基材2’表面上的金屬奈米點6’。接著進行ICP/RIE蝕刻，造成在SiO2層16中凹溝8’的形成。在此方面，應注意因為選擇性的差異，SiO2層16蝕刻優先於金屬奈米點6’上。
    金屬奈米點6’接著藉由音波處理自SiO2層16移除。如可見，蝕刻之SiO2層可做為Si基材2’的遮罩。進行進一步的ICP/RIE蝕刻，導致在Si基材2’中凹溝的形成。最後，藉由在BOE溶液中清潔以除去殘餘SiO2層而形成具有實質垂直側壁之奈米結構的圖案化Si基材20。 實施例2 製備具有不同厚度之Au層的圖案化Si基材
    四圖案化Si基材(試樣A至D)依前述規程以不同Au厚度製備：試樣A(3.0nm)；試樣B(6.0nm)；試樣C(9.0nm)及試樣D(12.0nm)。描述於實施例1的規程用於製備此些試樣。蝕刻步驟在約20℃進行。
    第4a-4d圖(對應於試樣A至D)提供在蝕刻步驟後圖案化Si基材的SEM影像。如可由SEM影像可見，試樣A包含奈米-柱結構。因為Au層變厚，穹隆狀奈米結構開始形成(如在第4b圖可見)。就更厚的Au層來說，穹隆狀奈米-結構(奈米-穹隆)最終合併且形成互連島(如在第4c與4d圖可見)。
    試樣接著以BOE於60℃清潔5分鐘以去除任何可能在蝕刻製程期間形成之殘留的氧化物。此奈米結構在清潔步驟後成為更界線分明，如在分別對應於試樣A至D的第5(a)至5(d)圖可見。 實施例3 在Si基材上之奈米結構的特性 原子力電子顯微鏡圖
    在試樣A至D每一個上形成的奈米結構(源自實施例2)在原子力電子顯微鏡(AFM)下研究，且在後文及第6圖中提供特性結果(奈米結構大小、表面粗糙度)。
    由第6圖可見，對於相同的蝕刻條件但具有較大的Au奈米點者，形成之Si奈米結構不僅在尺寸較大且蝕刻深度亦增加。此外，試樣的表面粗糙度亦隨較大的Au奈米點遮罩增加。此可能歸因於在蝕刻製程期間電漿基至奈米-圖案化Au點的擴散速率不同。
    由AFM線掃瞄，可見Si奈米結構的側壁為錐形的且不垂直。此可能歸因於藉由Ar氣體對Au奈米點之物理蝕刻。因此，由前述，其可顯示本發明揭露的方法能夠在Si基材表面上產生不同型式的奈米結構，包括但未限制為奈米-柱、奈米-穹隆及/或互連島。 接觸角量測
    在試樣A的Si基材上進行接觸角量測，與在相同定向(111)的傳統裸Si晶圓比較。此測量的結果提供於第7圖。尤其，試樣A之奈米-柱的接觸角為約101°，其中平滑、裸Si基材的接觸角為約79°。
    由此結果，可顯示具奈米-柱的圖案化Si基材比傳統Si晶圓更疏水。重要地，應注意到晶圓表面的性質會影響可在其上生長之沉積材料的後續層。例如，對於在Si上的GaN生長，晶圓表面的疏水性質將促進AlN島的三維生長及成核作用，其可加速良好品質之AlN緩衝的產生。 試樣的反射度
    研究試樣A至D之每一者的反射度並與裸Si比較。結果顯示於第8圖。
    如自第8圖可見，Au奈米點蝕刻試樣的反射度對於可見波長(400至650nm)為接近10%，相對於裸Si為40%。此結果建議Si(111)基材的表面不會自試樣表面光反射。依前述規程產生的黑Si的攝影影像亦見於第14(a)及(b)圖。。 橫切面分析
    Si(111)的橫切面SEM如第9(a)圖顯示。尖的Si(111)奈米柱在不同方向差異化或散射光且降低Si反射度，此促進其在太陽能電池的應用。此奈米結構亦最小化由GaN(發光二極體)LEDs之內部反射的可能性，此歸因於與空氣比較為高的反射指數，=2.33。此造成只有約4%的光可由LEDs萃取出。 實施例4 具溫度(HT)-AlN與低溫度(LT)-AlN中間層之Si(111)奈米結構上的GaN模板生長
    在此實施例中，發明人使用具奈米結構(奈米柱)的圖案化Si基材用於GaN的生長，且與在傳統Si基材上生長的GaN層比較。比較例結果提供於第10圖中。
    尤其，本實施例說明本發明的圖案化Si基材以LT-AlN中間層的應用可用於做為模板以產生無裂痕GaN層。
    在傳統Si上的GaN表面之顯微影像顯示於第10a圖，其清楚可見裂痕線與蝕刻凹陷。相反地，在圖案化Si基材上生長的GaN(如顯示於第10b圖中)在比較上為實質無缺陷。
    關於AlN中間層的生長，本發明的發明人已選擇造成雙/多AlN層生長的條件。此方法於參考第16圖可更清楚的述明。首先，一Al層24沉積在具有複數個奈米結構26的圖案化Si基材22上做為保護層。Al層24的目的為防止Si與NH3氣體(其將於稍後通過)的交互作用。此防止SiNx的形成，其對GaN的生長為不利的。
    因Si奈米結構26為非平面的，為了確保整個表面以Al晶種層24覆蓋，在晶種層24形成的期間使用一較長時間的TMA流。沉積此晶種Al層的溫度自1000至1035℃間。
    TMA與NH3接著流過Si基材22表面以造成AlN微晶28的形成。此時的溫度設定為1050℃且使用一高V/III比例。下表提供達到預期V/III的例示流速。
    接著，對於進一步的AlN生長，降低溫度至介於800-900℃間以減少Al吸附原子的擴散，而使得額外的AlN微晶32被沉積在奈米結構26的垂直/錐形側壁上。V/III比例可在此點藉由相對NH3流增加TMA流而增加。
    在此降低溫度與降低V/III比例下的生長經由減少吸附原子的動能而減少其之擴散長度，而因此增進其與撞擊NH3的反應以形成AlN。此可使AlN微晶32由奈米結構26的側壁與尖端成核。
    溫度接著在多個步驟中增量上升回至1050℃，同時維持V/III比例，以促進的AlN微晶28與32的合併並達到良好二維生長。在此條件下於平坦化AlN層上可形成孔洞。
    AlN緩衝層生長的另一實施例提供於第17圖。相似的標號(但以一“’”符號區別)表示如第16圖之相似特徵。
    第17圖的方法與第16圖描述之不同處在於一較長期間溫度保持在1050℃恒定的高，其引起AlN微晶28’合併及形成較大的微晶結構32’。微晶32’的合併造成AlN層的3-維生長，其中在奈米結構26’尖端形成的該AlN微晶與在奈米結構26’側壁形成的AlN微晶合併而形成較大的3DAlN結晶34。在此製程中可能形成部份空氣孔洞36且其可能導致一回熔效應。 實施例5 在圖案化Si基材上生長之InGaN/GaN MQWs相對在傳統Si上生長之的InGaN/GaNMQWs之特性
    如前文描述，圖案化Si基材與HT-AlN模板可用於生長GaN層並接著用於InGaN/GaN MQWs的生長。在此方面，第11圖提供的特性結果顯示由在傳統Si模板上生長的MQWs之PL放射(左圖)呈現數個伴峰，此係歸因於Si的弗芮耳反射效用，而在圖案化Si基材上生長的InGan/GaN MQWs之PL放射(右圖)提供一具消除弗芮耳反射之廣峰放射的總和。此外，來自在圖案化Si基材上生長的MQWs之PL放射強度亦強於在傳統Si上的MQWs(約2倍)。此可歸因於自奈米柱圖案化基材形成嵌入通氣孔鑲嵌之放射的促進發射。以多堆疊的AlN緩衝層，內部弗芮耳反射可侷限在逃逸錐面內。
    第12圖提供在二種GaN模板(生長在圖案化Si基材上的GaN模板與生長在傳統Si基材上的GaN模板)型式上生長之MQWs的SEM影像。在二個試樣上可發現連接形成一鏈的20nm大小之孔洞或凹陷。較小的凹陷可能是自AlN緩衝層之GaN島併合期間產生。另一型式的凹處，約100nm大小的較大六角V-凹陷為僅在傳統Si生長之GaN上突出(左影像)。此些凹陷為當InGaN/GaN MQWs在應變GaN層上生長時產生。在圖案化Si基材上生長的MQW試樣中六角V-凹陷數量的減少(右影像)建議在圖案化Si基材上生長之GaN與在傳統Si上生長之GaN相較更鬆弛(較少應力與應變)。 應用
    本發明揭露用於製造圖案化Si基材(亦稱之為“黑Si”)的方法發現在光伏打應用中的利用性。由本發明揭露之方法製造的黑Si技術上利於PV應用，其係歸因於低反射性且更因為黑Si使得在Si基材上施用抗反射塗層的需要消失。尤其，黑Si降低入射光的反射至約5%。此認為係歸因於經由在黑Si上存在的奈米結構而形成所謂之分級有效的折射介質。在此介質中，無尖的界面但有反射係數的連續改變，其減少弗芮耳(Fresnel)反射。奈米結構的例示SEM影像可見於第13(a)圖。第13(b)圖顯示在傳統Si晶圓上的GaN模板之PL圖譜。如可見，此多峰為歸因於來自Si晶圓的內部反射。
    此外，本發明揭露的圖案化Si基材可做為製造光電元件如LEDs的起始模板。例如，如前文討論，生長在圖案化Si基材上的GaN層呈現降低之表面缺陷(例如裂紋)密度且經歷在應力與形變的降低。因此，生長在此模板上的InGaN/GaN MQWs呈現相似的在缺陷上之降低(較少六角形V-凹陷)、弗芮耳反射的消除並呈現增加的PL強度。
    再者，圖案化Si基材亦為一用於做為陽極有希望的材料，因為其可併入大量的鋰(Li)，增加至一較高的4000mAh/g標稱電容，其大於現有既存技術之石墨陽極約11倍。傳統地，Li併入Si(以例如Li12Si7、Li7Si3相)導致Si的主體膨脹(約4倍)。此Si在產生大的應力，其可造成陽極層的斷裂。一防止Si陽極斷裂的解決方安為產生Si奈米線，其呈現優良的Li加入並允許大體積的膨脹。本發明揭露的方法非常適於提供此Si奈米線，此歸因於本發明方法藉由執行Au光罩沉積厚度、退火條件及蝕刻條件的控制以塑造具多樣形狀及大小的Si奈米結構的靈活性。
    本發明方法亦可應用至氫產生製程中水分裂反應之陽極。因為奈米結構形成，陽極的較大表面積有助於光的吸收及加快反應速率。
    明顯可見，本發明之多種不同的其他修飾及變化為熟於此技術領域人士於閱讀前述說明後在未偏離本發明技術思想範疇下可顯見的，且其欲將所有此些修飾及變化包含在後附申請範圍中。
    2‧‧‧Si基材
    2’‧‧‧基材
    4‧‧‧Au層
    4’‧‧‧金屬層
    6‧‧‧Au奈米點
    6’‧‧‧金屬奈米點
    8‧‧‧凹溝
    8’‧‧‧凹溝
    10‧‧‧遮罩的基材區域
    12‧‧‧奈米-角錐或奈米-圓錐結構
    14‧‧‧奈米點
    16‧‧‧SiO2層
    20‧‧‧圖案化Si基材
    22‧‧‧Si基材
    22‧‧‧AlN微晶
    24‧‧‧Al層
    24‧‧‧晶種層
    26‧‧‧Si奈米結構
    26’‧‧‧奈米結構
    28‧‧‧AlN微晶
    28’‧‧‧AlN微晶
    32‧‧‧AlN微晶
    32’‧‧‧微晶結構
    34‧‧‧3DAlN結晶
    36‧‧‧空氣孔洞
    第1圖為顯示在含矽基材上產生奈米結構的步驟之示意圖。
    第2圖為顯示在含矽及氧化矽之基材上產生奈米結構的步驟的示意圖。
    第3a圖為顯示經由退火步驟形成的奈米點之原子力顯微鏡(AFM)影像。
    第3b圖為顯示在第3a圖中用於奈米點形成之退火的溫度曲線圖。
    第3c圖為形成之奈米點的AFM影像平面圖。
    第3d圖為在第3c圖中標示依線寬之交叉分析作圖，其顯示的尺寸分佈為約40-80nm寬及20-30nm高。
    第4a圖顯示在基材表面上於蝕刻後形成之奈米結構的掃瞄式電子影微鏡(SEM)影像，其中該過渡金屬(Au)之沉積層的厚度為3nm。
    第4b圖顯示在基材表面上於蝕刻後形成之奈米結構的SEM影像，其中該過渡金屬(Au)之沉積層的厚度為6nm。
    第4c圖顯示在基材表面上於蝕刻後形成之奈米結構的SEM影像，其中該過渡金屬(Au)之沉積層的厚度為9nm。
    第4d圖顯示在基材表面上於蝕刻後形成之奈米結構的SEM影像，其中該過渡金屬(Au)之沉積層的厚度為12nm。
    第5a圖為顯示第4a圖之基材以緩衝氧化物蝕刻(BOE)溶液清潔後的SEM影像。
    第5b圖為顯示第4b圖之基材以BOE溶液清潔後的SEM影像。
    第5c圖為顯示第4c圖之基材以BOE溶液清潔後的SEM影像。
    第5d圖為顯示第4d圖之基材以BOE溶液清潔後的SEM影像。
    第6圖顯示於第5a-5d圖之每一基材試樣之線掃瞄的三維AFM影像及輪廓圖。
    第7圖顯示在Si奈米柱(左)及傳統矽(111)晶圓(右)進行的接觸角測量。
    第8圖顯示裸矽相對於第5a-5d圖之蝕刻基材的反射作圖。
    第9a圖為矽奈米柱的橫切面SEM影像。
    第9b圖為顯示在Si奈米結構表面模板上具低溫度-氮化鋁(LT-AlN)中間層的氮化鎵(GaN)生長之橫切面SEM影像，及顯示具高溫-AlN奈米結構生長於其上的Si(111)界面之插圖。
    第10a圖為顯示在傳統Si(111)上生長之GaN所觀察到之缺陷的SEM影像。
    第10b圖顯示在Si奈米柱上於不同溫度與V/III比例生長之具多重AlN緩衝層的GaN。
    第10c圖顯示在傳統Si(111)上於不同溫度與V/III比例生長之具多AlN緩衝層的GaN。
    第11a圖為一顯示在傳統Si(111)上進行銦氮化鎵(InGaN)/GaN多量子井(MQW)之多種溫度光致發光(PL)量測的作圖。
    第11b圖為一顯示在Si奈米柱上進行銦氮化鎵(InGaN)/GaN多量子井(MQW)之多種溫度光致發光(PL)量測的作圖。
    第12圖為傳統Si(111)[左]與Si奈米柱[右]上的InGaN/GaN試樣型態之SEM影像。
    第13a圖為具有約20nm直徑與大於1μm長度之Si奈米-針的SEM影像，其適於光伏打(PV)應用的使用。
    第13b圖顯示在Si晶圓上不同區域GaN之PL圖譜。
    第14a圖為顯示傳統亮Si晶圓(右)相對具有奈米柱的黑Si晶圓(左)之比較的圖像影像。
    第14b圖為顯示在穿透差排(亮應變線)及雙堆疊之AlN緩衝層上降低的穿透式電子顯微(TEM)影像。
    第15a圖為顯示一HT-AlN緩衝層的生長之SEM影像。
    第15b圖為一顯示在Si奈米柱之雙/多AlN緩衝層(以不同的溫度與V/III比例生長)生長的SEM影像。
    第15c圖為一在第15a圖之傳統AlN層上生長之GaN層的SEM影像。
    第15d圖為一在第15b圖之傳統AlN層上生長之GaN層的SEM影像。
    第16圖為一顯示在Si奈米柱上經由溫度與V/III比例的調整以生長雙/多堆疊AlN緩衝層之步驟的示意圖。
    第17圖為一顯示在Si奈米柱上生長單一HT-AlN層之步驟的示意圖。
    第18圖為AU奈米點圖案化GaN陽極之表面型態的SEM影像。
    2‧‧‧Si基材
    4‧‧‧Au層
    6‧‧‧Au奈米點
    8‧‧‧凹溝
    10‧‧‧遮罩的基材區域
    12‧‧‧奈米-角錐或奈米-圓錐結構
    14‧‧‧奈米點
    权利要求:
    Claims (23)
    [1] 一種於一含有矽的基材上提供奈米結構的方法，該方法包含步驟：(a)於該基材的表面上沉積一過渡金屬層；(b)退火該過渡金屬層以形成一圖案化過渡金屬層；及(c)蝕刻該基材以在該基材表面上形成奈米結構。
    [2] 如申請專利範圍第1項之方法，其中該沉積步驟(a)包含濺鍍一該過渡金屬層於該基材表面上的步驟。
    [3] 如申請專利範圍第1或2項之方法，其中該過渡金屬選自下列組成的組群中：Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Os、Ir、Pt及Au。
    [4] 如申請專利範圍第3項之方法，其中該過渡金屬為Au。
    [5] 如前述申請專利範圍中任一項之方法，其中該過渡金屬層為介於2至20nm間。
    [6] 如申請專利範圍第5項之方法，其中該過渡金屬厚度為3、6、9、12、15或18nm。
    [7] 如前述申請專利範圍中任一項之方法，其中該退火步驟在400-750℃間之溫度進行。
    [8] 如前述申請專利範圍中任一項之方法，其中該退火步驟進行30至90秒。
    [9] 如前述申請專利範圍中任一項之方法，其中該圖案化過渡金屬層包含奈米點。
    [10] 如申請專利範圍第9項之方法，其中該奈米點的形狀為球形、卵形或橢圓形。
    [11] 如前述申請專利範圍中任一項之方法，其中該奈米結構可為不連續結構或互連結構。
    [12] 如申請專利範圍第10項之方法，其中該不連續結構包含圓柱狀結構、柱狀結構、方錐狀結構、圓錐狀結構、穹隆狀結構、似針狀結構、錐形結構或其等之混合物。
    [13] 如前述申請專利範圍中任一項之方法，其中該基材更包含一SiO2層。
    [14] 一種圖案化矽基材，其包含藉由如申請專利範圍第1至13項中任一項所述的方法產生的奈米結構。
    [15] 一種申請專利範圍第14項之圖案化矽基材在氮化鎵(GaN)層的沉積與生長之用途。
    [16] 一種申請專利範圍第14項之圖案化矽基材在光伏打(PV)元件的製造之用途。
    [17] 一種申請專利範圍第14項之圖案化矽基材做為陽極(anode)之用途。
    [18] 一種在一具有圖案化表面之矽基材上沉積一氮化鋁(AlN)層的方法，該方法包含步驟：(a)提供如申請專利範圍第14項的圖案化矽基材；(b)在該圖案化表面上使三甲基鋁(TMA)通過以在其上沉積Al層；(c)在該圖案化表面上在一定義的V/III比例與溫度下使TMA及氨(NH3)通過以造成在該圖案化表面上AlN的沉積；及(d)調節在步驟(c)的溫度與V/III比例以造成二維AlN的生長。
    [19] 如申請專利範圍第18項之方法，其中該調節步驟(d)包含降低V/III比例達至少50%。
    [20] 如申請專利範圍第19項之方法，其中該調節步驟(d)更包含降低步驟(c)的溫度。
    [21] 如申請專利範圍第18至20項中任一項之方法，其中該步驟(c)的V/III比例自100至1500。
    [22] 如申請專利範圍第18至21項中任一項之方法，其中該步驟(c)在介於1000至1100℃下進行。
    [23] 一種在一矽基材上提供一InGaN/GaN多重量子井(MQW)的方法，該方法包含步驟：(i)提供如申請專利範圍第14項的圖案化矽基材；(ii)依申請專利範圍第18至22項中任一項所述之方法在該圖案化矽基材上沉積一AlN層；及(iii)在其上更沉積GaN與AlN層的交替層以獲得預期的厚度。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP6257692B2|2018-01-10|基板上にナノ構造を形成させる方法及びその使用
    WO2006088228A1|2006-08-24|半導体発光素子及びその製造方法
    TW200947519A|2009-11-16|Method for separating semiconductor and substrate
    TW201230383A|2012-07-16|Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
    Bae et al.2010|Growth of ZnO nanorod arrays by hydrothermal method using homo‐seed layers annealed at various temperatures
    US8222153B2|2012-07-17|Textured single crystal
    CN107863428A|2018-03-30|一种纳米级图形化衬底及其制作方法
    Jiang et al.2015|Study on the morphology and shape control of volcano-shaped patterned sapphire substrates fabricated by imprinting and wet etching
    Li et al.2015|Silane controlled three dimensional GaN growth and recovery stages on a cone-shape nanoscale patterned sapphire substrate by MOCVD
    JP2006261659A|2006-09-28|半導体発光素子の製造方法
    Hoshi et al.2013|Control of dip shape in photonic nanostructures by maskless wet-etching process and its impact on optical properties
    Wu et al.2010|Realization and manipulation of ZnO nanorod arrays on sapphire substrates using a catalyst-free metalorganic chemical vapor deposition technique
    CN109103070B|2021-02-02|基于纳米图形硅衬底制备高质量厚膜AlN的方法
    KR100803053B1|2008-02-18|주기적인 패턴을 갖는 산화아연 나노막대 어레이의제조방법
    CN106298450B|2019-04-30|一种纳米级图形化蓝宝石衬底及其制备方法和应用
    Doherty et al.2007|Growth of nanostructured ZnO thin films on sapphire
    CN107978662B|2019-12-13|一种氮化镓纳米孔洞的制备方法
    TWI356508B|2012-01-11|Growth of low dislocation density group-iii nitrid
    Chao et al.2010|Controlled formation of well-aligned GaAs nanowires with a high aspect ratio on transparent substrates
    CN102790150A|2012-11-21|一种纳米碗状蓝宝石图形衬底的制作方法
    KR101336100B1|2013-12-03|튜브형 단결정 실리콘 나노 구조물 및 그 제조방법
    Mohammed et al.2016|Pressure dependent tailored attributes of silicon nanoneedles grown by VHF plasma technique
    KR20180114556A|2018-10-19|플라즈마를 이용한 나노 로드의 제조 방법
    CN206697513U|2017-12-01|具有纳米微米复合图形的蓝宝石衬底
    CN110364594A|2019-10-22|一种氮化镓或氮化铝纳米孔的制备方法
    同族专利:
    公开号 | 公开日
    JP2012246216A|2012-12-13|
    TWI562395B|2016-12-11|
    CN103236395B|2016-09-28|
    JP2016189469A|2016-11-04|
    CN103236395A|2013-08-07|
    JP6257692B2|2018-01-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN103048707A|2013-01-04|2013-04-17|苏州大学|制作亚波长抗反射结构和亚波长抗反射结构压模的方法|JP2001267242A|2000-03-14|2001-09-28|Toyoda Gosei Co Ltd|Ｉｉｉ族窒化物系化合物半導体及びその製造方法|
    US6329296B1|2000-08-09|2001-12-11|Sandia Corporation|Metal catalyst technique for texturing silicon solar cells|
    JP3830083B2|2001-03-07|2006-10-04|スタンレー電気株式会社|半導体装置およびその製造方法|
    GB2395059B|2002-11-05|2005-03-16|Imp College Innovations Ltd|Structured silicon anode|
    US6818061B2|2003-04-10|2004-11-16|Honeywell International, Inc.|Method for growing single crystal GaN on silicon|
    KR100576854B1|2003-12-20|2006-05-10|삼성전기주식회사|질화물 반도체 제조 방법과 이를 이용한 질화물 반도체|
    JP2005235908A|2004-02-18|2005-09-02|Osaka Gas Co Ltd|窒化物半導体積層基板及びＧａＮ系化合物半導体装置|
    US20060124956A1|2004-12-13|2006-06-15|Hui Peng|Quasi group III-nitride substrates and methods of mass production of the same|
    CN100470864C|2005-03-14|2009-03-18|株式会社东芝|具有荧光物质的led|
    JP2006303154A|2005-04-20|2006-11-02|Matsushita Electric Ind Co Ltd|半導体発光素子及びその製造方法|
    KR20060131327A|2005-06-16|2006-12-20|엘지전자 주식회사|발광 다이오드의 제조 방법|
    KR100753152B1|2005-08-12|2007-08-30|삼성전자주식회사|질화물계 발광소자 및 그 제조방법|
    JP2007059850A|2005-08-26|2007-03-08|Ngk Insulators Ltd|Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置|
    KR20070063731A|2005-12-15|2007-06-20|엘지전자 주식회사|나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자|
    KR100828873B1|2006-04-25|2008-05-09|엘지이노텍 주식회사|질화물 반도체 발광소자 및 그 제조방법|
    JP4869967B2|2006-10-20|2012-02-08|三菱電機株式会社|シリコン基板の粗面化方法および光起電力装置の製造方法|
    KR100843474B1|2006-12-21|2008-07-03|삼성전기주식회사|Ⅲ족 질화물 단결정 성장방법 및 이를 이용하여 제조된질화물 단결정|
    GB0702560D0|2007-02-09|2007-03-21|Univ Bath|Production of Semiconductor devices|
    CN101295636A|2007-04-25|2008-10-29|中国科学院半导体研究所|高晶体质量氮化物外延生长所用图形衬底的制备方法|
    DE102007020979A1|2007-04-27|2008-10-30|Azzurro Semiconductors Ag|Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie|
    JP2010192658A|2009-02-18|2010-09-02|Asahi Kasei E-Materials Corp|太陽電池用基板及び太陽電池用基板の製造方法|
    JP5330040B2|2009-03-17|2013-10-30|株式会社東芝|半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法|
    CN101521239A|2009-03-24|2009-09-02|中国科学院微电子研究所|硅基纳米柱阵列异质结薄膜太阳能电池及其制备方法|
    CN101898751B|2009-05-27|2012-08-08|中国科学院半导体研究所|Ⅲ族氮化物纳米材料的生长方法|
    JP4681684B1|2009-08-24|2011-05-11|Ｄｏｗａエレクトロニクス株式会社|窒化物半導体素子およびその製造方法|
    JP5378128B2|2009-09-18|2013-12-25|Ｄｏｗａエレクトロニクス株式会社|電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板|
    CN102598365B|2009-10-30|2015-07-08|威廉马什莱斯大学|结构化硅电池阳极|TW201445246A|2013-05-31|2014-12-01|Nanocrystal Asia Inc|無缺陷模仁之製造方法|
    CN105580170A|2013-08-14|2016-05-11|得克萨斯州大学系统董事会|制造硅纳米线的方法和包含硅纳米线的器件|
    US20160293781A1|2013-11-21|2016-10-06|The Hong Kong University Of Science And Technology|Three dimensional anti-reflection nanocone film|
    JP6037083B2|2014-04-18|2016-11-30|富士電機株式会社|半導体装置の製造方法|
    WO2015159437A1|2014-04-18|2015-10-22|富士電機株式会社|半導体装置の製造方法|
    CN103924192A|2014-04-21|2014-07-16|上海理工大学|一种具有纳米微腔结构的金属银薄膜的制备方法|
    KR101588577B1|2014-06-11|2016-01-28|한국표준과학연구원|대면적의 수직 정렬된 갈륨비소 반도체 나노선 어레이 제작 공정|
    CN104659179A|2015-03-10|2015-05-27|江苏新广联半导体有限公司|用于GaN基LED的抗反射透明电极结构及其制备方法|
    CN105914270B|2016-06-28|2018-09-18|聚灿光电科技股份有限公司|硅基氮化镓led外延结构的制造方法|
    CN107425095A|2017-05-05|2017-12-01|江南大学|一种使用Ni纳米模板制备多波段发光的InGaN/GaN量子阱结构的方法|
    CN108018531B|2017-11-27|2020-04-17|天津大学|一种制备纳米多孔金属材料的方法|
    CN108281517B|2018-01-26|2020-06-16|厦门市三安光电科技有限公司|一种发光二极管的制作方法|
    CN109338287B|2018-08-15|2021-02-26|南京理工大学|一种织构化Ta/Ag宽温区自润滑涂层及其制备方法|
    CN109786501B|2018-12-11|2020-09-18|江西展宇新能科技有限公司|一种多晶黑硅片的制绒方法|
    CN110118806A|2019-05-29|2019-08-13|兰州大学|陶瓷管型气体传感器及其制备方法|
    CN112018213A|2020-07-20|2020-12-01|烟台南山学院|一种与基底表面具有高粘附力的直立Au纳米锥的制备方法|
    法律状态:
    2020-09-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US201161489810P| true| 2011-05-25|2011-05-25||
    [返回顶部]